特開平7-79146

(43) 公開日 平成 7年 (1995)3 月 20日

(51) Int. CI.	3	織別記号	庁内整理番号	FI					技術表示	箇所
нозк	17/687			·			•	•		
G06F	3/00	. J								
	15/78	510 P		•						
•			9473 - 5.J		нозк	17/687		F		
	nage : %		8321 - 5 J			19/00	101	F		
	審査請求	未請求 請求	マスタ 6	.OL			(全	7 頁)	最終頁に	続く
(21) 出願番号	特願	平5-223082			(71) 出願人	0000051	108			: .
						株式会	社日立製作	所		:
(22) 出願日		成 5年(1993)9 月 8日							丁目6番地	
					(72) 発明者	野口	孝樹			
						東京都區	国分寺市東	恋ケ窪1丁!	目280番地	株
			•					中央研究所		.,
					(72) 発明者	平木	充			
				1		東京都區	国分寺市東	恋ケ窪1丁	目280番地	
								中央研究所		
					(72) 発明者	小島	浩嗣			
				6		東京都區	国分寺市東	恋ケ窪1丁	目280番地	株
								中央研究所		
•			•	1	(74) 代理人	弁理士	小川	勝男		
									最終頁に	続く


(54)【発明の名称】ドライバ回路およびそれを用いた半導体集積回路

(57)【要約】

【目的】 出力が低振幅で低消費電力のドライバ回路を 提供する。

【構成】 電源電圧と出力線との間のPMOSトランジ スタ1と、出力線と接地との間の2つのNMOSトラン ジスタ4、7と、NMOSトランジスタ7と接地との間 の容量8と、トランジスタ1、4のカットオフ・導通を 制御する手段9、12とでドライバを構成し、出力線3 0上の配線容量33にチャージされた電荷を容量8と容 量分配した結果の電位をレレベル出力とする。

【効果】 Hレベルのデータ出力時はスタティック動作 となり、動作クロックサイクルが低速の場合でも誤動作 しない。レレベルのデータ出力時、出力線の容量33と ドライバ側容量8に容量分配された電位が出力され、出 力の低振幅化を実現され、出力充放電で消費される電力 を削減できる。



BEST AVAILABLE COPY

【特許請求の範囲】

【請求項1】第1動作電位点と出力線との間にそのソース・ドレイン経路が接続されたPチャネルMOSトランジスタと、

上記出力線と第2動作電位点との間にソース・ドレイン 経路が接続されたNチャネルMOSトランジスタとを具 備してなり、

上記PチャネルMOSトランジスタのゲートと上記NチャネルMOSトランジスタのゲートとがデータ入力信号に応答することにより、上記出力線に上記データ入力信号に関係した出力信号を出力するドライバ回路であって、

上記NチャネルMOSトランジスタのソースと上記第2 動作電位点との間にはNチャネルMOSスイッチングト ランジスタのソース・ドレイン経路と容量との並列接続 がさらに接続されてなり、

ブリチャージ信号と上記ドライバ回路のドライブ状態・フローティング状態を制御するイネーブル信号と上記データ入力信号とによって制御される制御回路によって上記 N チャンジスタのゲートと上記 N チャン・ネルMOSトランジスタのゲートとが制御され、

上記NチャネルMOSスイッチングトランジスタのゲートは上記プリチャージ制御信号により制御されたことを特徴とするドライバ回路。

【請求項2】チップ内にCPUと、メモリと、周辺回路と、内部パスとを含む半導体集積回路であって。

上記CPU、上記メモリ、上記周辺回路の少なくともひとつと上記内部パスとの間に請求項1のドライバ回路を配置したことを特徴とする半導体集積回路。

【請求項3】上記チップはシングルチップマイクロコンピュータもしくはCPUコア内蔵のASICを構成することを特徴とする請求項2に記載の半導体集積回路。

【請求項4】第1動作電位点と出力線との間にそのソース・ドレイン経路が接続されたPチャネルMOSトランジスタと、

上記出力線と第2動作館位点との間にソース・ドレイン 経路が接続されたNチャネルMOSトランジスタとを具 備してなり

上記PチャネルMOSトランジスタのゲートと上記NチャネルMOSトランジスタのゲートとがデータ入力信号に応答することにより、上記出力線に上記データ入力信号に関係した出力信号を出力するドライバ回路であって、

上記NチャネルMOSトランジスタのソースと上記第2動作電位点との間にはNチャネルMOSスイッチングトランジスタのソース・ドレイン経路と容量との並列接続がさらに接続されてなり、

上記ドライバ回路のドライブ状態・フローティング状態 を制御するイネーブル信号と上記データ入力信号とによって制御される制御回路によって上記PチャネルMOS トランジスタのゲートと上記NチャネルMOSトランジ スタのゲートとが制御され、

上記NチャネルMOSスイッチングトランジスタのゲートは上記NチャネルMOSトランジスタのゲートと逆相の信号で駆動されることを特徴とするドライバ回路。

【請求項5】チップ内にCPUと、メモリと、周辺回路と、内部パスとを含む半導体集積回路であって、

上記CPU、上記メモリ、上記周辺回路の少なくともひとつと上記内部パスとの間に請求項4のドライバ回路を配置したことを特徴とする半導体集積回路。

【請求項6】上記チップはシングルチップマイクロコン ピュータもしくはCPUコア内蔵のASICを構成する ことを特徴とする請求項5に記載の半導体集積回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はドライバ回路およびそれを用いた半導体集積回路に関し、特に、ロジックLSIの内部パスに対して信号出力を行なうドライバ回路に関する。

20 [0002]

【従来の技術】CMOS回路で構成したロジックLSI の内部パスに対して信号出力を行なうドライバ回路は、 出力がHレベルの電源電圧レベル、またはLレベルの接 地レベルとなるとともに、出力がフローティング状態と なるトライステート型CMOSドライバ回路構成とする のが一般的である。しかし、CMOS回路では、Pチャ ネルMOSトランジスタとNチャネルMOSトランジス タの特性の違いによって、接地レベルから電源電圧レベ ルへの信号レベル遷移が遅くなりやすい。そのため、こ の信号伝幡の高速化を図るために、出力線の電位を予め 電源電圧レベルにしておき、Lレベルの出力時のみ、出 力線の電位を電源電圧レベルから接地レベルへの遷移を 行なうよう、プリチャージ制御を導入した回路も用いら れている。一方、ロジックLSIの消費電力を考える と、内部バスの負荷容量が大きい場合には、このドライ パ回路によって信号レベルの遷移時に行なわれる内部バ ス上の電荷の充放電によって多くの電力が消費される。 また、ロジックLSIの電池駆動を考えると、低消費電 力化は必須である。

40 [0003]

【発明が解決しようとする課題】以上の技術背景により、CMOSドライバ回路による電力消費を低減するための種々の検討が本発明者等に行なわれた。まず行なわれた検討は、電源電圧の低電圧化である。さらに、内部バス上のプリチャージ電荷をコンデンサ容量によって分割し、出力電位の低振幅化を実現するダイナミック回路も検討された。この出力電位の低振幅化は信号レベルの変化による電荷の充放電量が少なくなるため、低消費電力化に有効である。このように出力電位の低振幅化をコ

50 ンデンサ容量の分割により実現するダイナミック回路

1

は、低消費電力化には有効であった。しかし、このダイナミック回路では、低速動作に関しては配慮されていない。すなわち、プリチャージを用いたダイナミック回路は、動作クロックサイクルを低速化させると、電荷の自然放電(電荷リーク)によってダイナミック回路が誤動作する可能性がある。一方、ロジックLSIの動作クロックサイクルに関しては、論理機能の未動作時の電力消費を低減するためダイナミック回路をDC(直流)レベルでも動作可能なように構成することが望ましい。

【0004】そのために、本発明の目的は出力電位の低振幅化を実現するCMOSドライバ回路を、プリチャージ方式のダイナミック動作可能とするとともにスタティック動作可能とすることである。

【0005】さらに、本発明の他の目的は、この低振幅 ドライバ回路を、従来のインタフェースを持つCPU等 のマクロセルと組み合わせて半導体集積回路を実現する ことである。

[0006]

【課題を解決するための手段】上記目的を達成するため - の本発明の代表的実施形態によるドライバー回路は、電 源電圧と出力線(30)との間にそのソース・ドレイン経路 が接続されたPチャネルMOSトランジスタ(1)と、上 記出力線(30)と接地との間にソース・ドレイン経路が接 続されたNチャネルMOSトランジスタ(4)とを具備し てなり、上記PチャネルMOSトランジスタ(1)のゲー トと上記NチャネルMOSトランジスタ(4)のゲートと がデータ入力信号(DOUT_i)に応答することにより、上記 出力線(30)に上記データ入力信号に関係した出力信号を 出力するドライパ回路であって、上記NチャネルMOS トランジスタのソース(4)と上記接地との間にはNチャ ネルMOSスイッチングトランジスタ(7)のソース・ド レイン経路と容量(8)との並列接続がさらに接続されて なり、プリチャージ信号(PRE)と上記ドライバ回路のド ライブ状態・フローティング状態を制御するイネーブル 信号(EN)と上記データ入力信号(DOUT_i)とによって制御 される制御回路(9,12)によって上記PチャネルMOSト ランジスタ(1)のゲートと上記 N チャネルMOSトラン ジスタ(4)のゲートとが制御され、上記NチャネルMO Sスイッチングトランジスタ(7)のゲートは上記プリチ ャージ制御信号(PRE)により制御されたことを特徴とす る。

[0007]

【作用】Hレベルのデータ出力時に、PチャネルMOSトランジスタ(1)を導通させ、NチャネルMOSトランジスタ(4)とNチャネルMOSスイッチングトランジスタ(7)とをカットオフさせる。一方、Lレベルのデータ出力時に、PチャネルMOSトランジスタ(7)とをカットオフさせ、NチャネルMOSトランジスタ(4)を導通させる。出力線をプリチャージする場合には、PチャネルM

OSトランジスタ(1)を導通させ、NチャネルMOSト ランジスタ(4)をカットオフさせ、NチャネルMOSス イッチングトランジスタ(7)を導通させる。 Hレベルの データ出力時は、電源電圧がPチャネルMOSトランジ スタ(1)を通して出力線に与えられるため、スタティッ ク動作となり、動作クロックサイクルが低速の場合でも ドライバー回路は誤動作することはない。Lレベルのデ 一夕出力時、出力には出力線の容量(33)とドライバ側コ ンデンサ(8)の容量に容量分割された電位が出力される 10 ため、出力は接地レベルまで電位変化することはない。 そのため、出力電位は、この容量分割されたしレベル出 力と電源電圧レベルとの間を遷移することになり、低振 幅化を実現することができる。動作クロックサイクルが 低速な場合、このレレベル出力の電位は接地レベル側に 徐々に変化するが、Lレベル出力であるため、ドライバ は、Hレベル出力と同様に行なうことができるため、信 号伝幡の高速化を図ることも可能である。

[0,008]

【実施例】以貳に、本発明の実施例を図面に基づいて説 20 明する。図1に、本発明の一実施例である、出力線のプ リチャージ制御を行なう出力ドライバ回路の構成図を示 す。電源電圧と出力線30、31、32間にはPチャネ ルMOSトランジスタ1、2、3が接続される。出力線 と接地の間に直列接続されるNチャネルMOSトランジ スタのうち出力線側のトランジスタは4、5、6であ る。接地線側のNチャネルMOSトランジスタフは、出 力信号線間で共有された構成となっている。この直列接 続されたNチャネルMOSトランジスタ間と接地の間 30 に、コンデンサ8が接続される。PチャネルMOSトラ ンジスタの制御信号 (CP_i) 24、25、26は、 複合論理ゲート9、10、11によって生成される。出 カ線側のNチャネルMOSトランジスタ27、28、2 9の制御信号(CN__i) 27、28、29は、NOR ゲート12、13、14によって生成される。出力線の プリチャージタイミングを制御する信号PRE15は、 インパータ16、17によって駆動力を高められ、各ビ ットの制御論理に供給される。ドライバ出力のオン(ド ライブ状態)・オフ(フローティング状態)を制御する 信号EN18も、インパータ19、20によって駆動力 を高められ、各ビットの制御論理に供給される。さら に、この制御論理には、外部出力すべきデータ(DOU T_i) 21、22、23も入力される。 【0009】複合論理ゲート9、10、11およびNO

Rグート12、13、14より構成される各ピットの制御論理の機能を、図2の機能表にまとめた。尚、図2中で、記号*はドント・ケアー(信号がHレベルであるか、Lレベルであるかを問わないもの)を示している。信号PRE15がH(=1)レベルの期間は、出力線3

50 0、31、32のプリチャージを行なう。図2にも示す

ように、この期間は、PチャネルMOSトランジスタ 1、2、3の制御信号(CP_i)24、25、26は L(=0)レベルとなり、PチャネルMOSトランジス タ1、2、3をON(導通状態)させる。一方、Nチャ ネルMOSトランジスタ4、5、6の制御信号 (CN__ i) 27、28、29はL (=0) レベルとなりNチャ ネルMOSトランジスタ4、5、6をOFF (カット・ オフ)させる。さらに、NチャネルMOSトランジスタ 7のゲート入力はH(=1)レベルとなり、導通状態と . なる。その結果、データ出力線30、31、32はHレ ベルにプリチャージされる。また、コンデンサ8もNチ ャネルMOSトランジスタフを通して放電され、DB_ dmy36の電位は、接地レベルとなる。信号PRE1 5 および信号EN18がL(=0)レベルの期間は、出 力線30、31、32をフローティング状態に保つ。図 2にも示すように、この期間は、PチャネルMOSトラ ンジスタ 1 、2 、3 の制御信号(C P_ i) 2 4 、 2 5、26はH (=1) レベルとなり、PチャネルMOS 1、2、3トランジスタをカット・オフさせる。一方、 ¬NチャネルMOSトランジスタ4、5、6の制御信号 ·(CN_i)·27、28、29はL (=0) レベルでN チャネルMOS4、5、6トランジスタをカット・オフ させる。さらに、NチャネルMOSトランジスタフのゲ ート入力もL(=0)レベルとなり、カット・オフされ る。その結果、データ出力線30、31、32はフロー ティング状態となる。信号PRE15がL(=0)レベ ル、信号EN18がH(=1)レベルの期間は、外部出 カすべきデータ(DOUT_i)21、22、23に従 って、出力線30、31、32にデータが出力される。 この期間は、PチャネルMOSトランジスタ1、2、 3、NチャネルMOSトランジスタ4、5、6のオン・ オフ制御は、図2からも明らかなように、外部出力すべ きデータ(DOUT__i)21、22、23の値によっ て行なわれる。また、NチャネルMOSトランジスタフ のゲート入力はL(=0)レベルで、カット・オフされ ている。外部出力すべきデータ (DOUT_i) がし (=O)レベルの場合は、PチャネルMOSトランジス タ 1 、 2 、 3 が O F F (カット・オフ)状態、 N チャネ ルMOSトランジスタ4、5、6がON(導通)状態と なる。NチャネルMOSトランジスタフはOFF (カッ ト・オフ)状態であるから、出力線30、31、32の 配線容量33、34、35上に蓄えられたプリチャージ 電荷は、放電されることなく、この配線容量33、3 4、35とコンデンサ8とで分配されることになる。そ の結果、出力線上の電位は、コンデンサ8に分配された 電荷分、低下することになる。この低下した電位をし (=0)レベル出力とする。一方、外部出力すべきデー タ (DOUT_ i) がH (= 1) レベルの場合は、Pチ ャネルMOSトランジスタ 1、 2、 3がON (導通) 状 態、NチャネルMOSトランジスタ4、5、6がOFF

(カット・オフ) 状態となる。NチャネルMOSトランジスタ7もOFF (カット・オフ) 状態であるが、出力値には影響を与えない。出力線30、31、32には、PチャネルMOSトランジスタ1、2、3を通して電源電圧が供給され、その結果、出力線上の電位は、電源電圧レベルを保つ。

【0010】制御信号PRE15とEN18によって制御されるこの出力ドライバの動作タイミングを図3に示す。T1はプリチャージ期間である。信号PRE15を Hレベルにし、データ出力線(DB_i)を電源電圧レベルにプリチャージする。

【0011】 T2はデータ出力期間である。制御信号PRE15をLレベル、EN18をHレベルにし、外部出力すべきデータ(DOUT_i)21、22、23に従った値をデータ出力線(DB_i)30、31、32に出力する。H(=1)レベルの出力電位は電源電圧レベル、L(=0)レベルの出力電位はデータ出力線上の配線容量に蓄えられた電荷を出力ドライバのコンデンサ8と容量分配した結果で決まる電位で、接地レベルよりは20 高い値となっている。この結果、出力電位の低振幅化が実現されたことになる。

【0012】図4に、CPU40の出力ドライバ43、 メモリ41の出力ドライバ44、周辺回路42の出力ド ライパ45として図1の実施例の出力ドライバ回路を組 込んだシングルチップマイコンの構成を示す。従って、 CPU40、内蔵メモリ41、タイマ、シリアル・コミ ュニケーションインタフェース等の内蔵周辺回路42等 は、図1の出力ドライバを組込んだマクロセルとなる。 このようにマクロセルのに、図1の出カドライバ43、 44、45を付加させて、新たなマクロセル48、4 9、50とする。この出力ドライバ43、44、45を 組込む場合、2種類の制御信号PREとENを与える必 要がある。このうち、信号PREはバス・タイミング制 御信号であるから、バス制御回路47で生成する。一 方、信号ENはデータ出力を制御する信号であるため、 各出カドライバと接続させる各マクロセル内から取り出 すことになる。しかしこの制御信号は、マクロセル内の 出力ドライバを制御するために、生成しているはずのも のであるから、単に配線を付け加えて取り出すことが可 40 能である。このような構成をとることにより、内部デー タ・バス46の出力電位を低振幅化することが可能とな る。内部データ・パスの付加容量は、配線容量のほか に、このバスに接続される周辺回路のインタフェース部 分の容量成分(入力ゲート容量、出力ドライバの拡散容 量) も付加されるため、大きな値となっている。そのた め出力電位の低振幅化によって、大幅な低消費電力化が 可能となる。

【0013】図5に、図1の出力ドライバの組込み方を 示した他の実施例を示す。図4に示した実施例では、本 50 発明の出力ドライバをマクロセルとして組込んだもので

ある。これに対し、図5の実施例では、本発明の出カド ライバをランダムゲート論理回路の一部として組込む。 シングルチップマイコンやCPUを組込んだASIC等 では、CPUやメモリ、周辺回路等のマクロセル以外 に、これらを制御するための制御論理回路を内蔵させて いる。この制御論理回路は、チップ毎に異なるため、N ANDゲート、NORゲート等の標準論理ゲート・セル を組み合わせて構成している。図1の出力ドライバを、 この標準論理ゲート・セルと同じ形状にレイアウトし、 配置する。図5の実施例では、出カドライバのPチャネ ルMOSトランジスタと出力線側のNチャネルMOSト ランジスタを1つの標準セル51、52、53として構 成している。さらにコンデンサ部分は、別の標準セル5 4として配置し、これらをセル間配線で接続させてい る。図5内には図示していないが、接地側のNチャネル MOSスイッチングトランジスタも同様にレイアウトす る。このようにして、マクロセルでレイアウトされたC PU40の外部に、標準セル形態でレイアウトされた出 カドライバを配置し、それらセル間を配線して、内部デ 、一タ・バス(DB__i)46に接続させることにより、 図4の構成と同じ論理構成のロジックLSIを実現する・

【0014】図6には、出カドライバ回路の他の実施例 を示す。図1で示した出力ドライバ回路は、データ出力 線のプリチャージ制御を行なっていたが、本実施例で は、この制御を省略した構成を示す。電源電圧と出力線 70間にはPチャネルMOSトランジスタ60が接続さ れる。出力線と接地の間には、直列接続されるNチャネ ルMOSトランジスタ61、62が接続される。この直 列接続されたNチャネルMOSトランジスタ間と接地の 間に、コンデンサ63が接続される。PチャネルMOS トランジスタの制御信号 (XP_i) 67は、NAND ゲート64によって生成される。NチャネルMOSトラ ンジスタ61、62の制御信号(Y N__ i 、 Z N__ i) 68、69は、NORゲート65およびインバータ66 によって生成される。ドライバ出力のオン(ドライブ状 態)、オフ(フローティング状態)を制御する信号EN 18は、インパータ19、20によって駆動力を高めら れ、各ビットの制御論理に供給される。さらにこの制御 論理には、外部出力すべきデータ(DOUT_i)70 も入力される。

【0015】NANDゲート64、NORゲート65お よびインバータ66より構成される各ビットの制御論理 の機能を、図7の機能表にまとめた。信号EN18がL (=0)レベルの期間は、出力線71をフローティング 状態に保つ。図7にも示すように、この期間は、Pチャ ネルMOSトランジスタ60の制御信号 (XP...i) 6 7はH(=1)レベルとなり、MOSトランジスタをカ ット・オフさせる。一方、NチャネルMOSトランジス タ61の制御信号 (YN_i) 68はL (=0) レベル

でMOSトランジスタをカット・オフさせる。また、N チャネルMOSスイッチングトランジスタ62の制御信 号(ZN_i)69はH(=1)レベルとなり、導通状 態となる。その結果、データ出力線71はフローティン グ状態となり、コンデンサ63に蓄えられていた電荷は 放電される。信号EN18がH (=1) レベルの期間 は、外部出力すべきデータ(DOUT_i)70に従っ て、出力線71にデータが出力される。この期間は、P チャネルMOSトランジスタ60、NチャネルMOSト 10 ランジスタ61、62のオン・オフ制御は、図7からも 明らかなように、外部出力すべきデータ(DOUT_ i) 70の値によって行なわれる。外部出力すべきデー タ (DOUT_i) がH (=1) レベルの場合は、Pチ ヤネルMOSトランジスタ60がON (導通) 状態、N チャネルMOSトランジスタ61がOFF(カット・オ フ)状態となる。NチャネルMOSスイッチングトラン ジスタ62はON (導通) 状態となり、コンデンサ63 に蓄えられた電荷を放電するが、出力値には影響を与え ない。出力線71には、PチャネルMOSトランジスタ 20 60を通して電源電圧が供給され、その結果、出力線上 の電位は電源電圧レベルとなる。外部出力すべきデータ (DOUT_i) がL (=0) レベルの場合は、Pチャ ネルMOSトランジスタ60がOFF(カット・オフ) 状態、NチャネルMOSトランジスタ6.1がON (導 通)状態となる。NチャネルMOSスイッチングトラン ジスタ62はOFF (カット・オフ) 状態であるから、 出力線71の配線容量72上に蓄えられた電荷があった としても、放電されることなく、この配線容量とコンデ ンサ63とで分配されることになる。その結果、出力線 30 上の電位は、コンデンサ63に分配された電荷分、低下 することになる。この低下した電位をL(=O) レベル 出力とする。データ出力線71は、毎サイクル、プリチ ャージされるわけではないので、このLレベル出力値 は、その前のサイクルに出力された電位に依存して変化 するが、Hレベルが常に電源電圧レベルなので、誤動作 の原因となることはない。この結果、出力電位の低振幅

化が実現できる。 【0016】こ図6の実施例の出力ドライバも、図4お よび図5に示したシングルチップマイコン、CPU内蔵 ASIC等に組込んで利用可能なことは明らかである。 図4、図5の実施例では明示したプリチャージ制御用の 信号PREが、第2の実施例として示した図6の出力ド ライパには不要であるため、この制御信号系を削除する だけで、このドライバを組込むことが可能である。

[0017]

【発明の効果】本発明によれば、ドライバ回路の出力電 位を小振幅化することができる。その結果、データ出力 線上の負荷容量の充放電よる電力消費を低減することが でき、低消費電力化の効果がある。

50 【0018】さらに、ドライバ回路はスタティック動作. が可能となっているため、低速動作においても電荷の自然放電によってドライバ回路が誤動作することはない。 動作クロックサイクルの速度を直流レベルから可変にす ることができるため、クロック制御による低消費電力回 路の構築が容易になるという効果もある。

【図面の簡単な説明】


【図1】本発明の実施例による出力ドライパ回路であ る。

【図2】図1の出カドライバ回路内の制御論理回路の機能を示す図である。


【図3】図1の出カドライバ回路の動作タイミング・チャートを示す図である。

【図4】図1の出カドライバ回路のシングルチップマイ_、コンへの適用を示す構成例である。

【図1】



【図3】



【図5】図1の出カドライバ回路のシングルチップマイコンへの他の適用を示す構成例である。

【図6】本発明の他の実施例による出力ドライバ回路である。

【図7】図6の出力ドライバ回路内の制御論理回路の機能を示す図である。

【符号の説明】

1、2、3: PチャネルMOSトランジスタ、

4、5、6、7: NチャネルMOSトランジスタ

10 9、10、11、12、13、14:出カドライバ回路内の制御論 理回路

8: コンデンサ、33、34、35: 配線容量


・ 40: CPU、41: 内蔵メモリ、42: 内蔵周辺回路、43: 出カドライバ回路

【図2】

図2


	λ	カ	出	カ
PRE	EN	DOUT_i	CP_i	CN_i
1	*	*	0	0
0	0	*	1	0
0	1	0	1	1
0	1	1	0	0

[図4]



[図5]

【図6】



【図7】

図7

入	カ		出 カ	
EN	DOUT_i	XP_I	YN_i	ZNJ
0	*	1	0	1
1	0	1	1	0
	1	0	O	1

フロントページの続き

(51) Int.CI.6

識別記号 庁内整理番号

FI

技術表示箇所

(72)発明者 堀田 正生

HO3K 19/0175

東京都国分寺市東恋ケ窪 1 丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 小久保 優

東京都国分寺市東恋ケ窪 1 丁目280番地 株式会社日立製作所中央研究所内